Ｎの電子講座・電気屋養成編
第６回　演習問題・解答


演習問題・解答
  1. 74LS00のtpd（伝搬遅延時間）は15nsなので、その逆数をとり、およそ66.7MHz
    同じように74AS00は4〜4.5nsなので、4.5nsとすると222MHz
    4011は250nsなので4MHz
    74HC00は23nsなので43.5MHzとなります。


  2. D-FF：7474(Dual)、74174(Quad)、74175(Hex)、74273(Octal)など
    JK-FF：7473(Clear)、7476(Preset&Clear)、74107(Clear)、74112(Preset&Clear)、74113(Preset)など


  3. 仮にD-FFとして7474を使用した場合、以下のようにすればT-FFと同じ働きをします。




  4. ６進カウンタを作るには、0,1,2,3,4,5とカウントし、6になった瞬間に0に戻るような回路を作れば実現できます。ですから、6になったことを検出し、16進カウンタをクリアさせればいいのです。２進数で6は0110ですから、真ん中の２つの数字が1になったときを、ANDゲートを使って検出し、その出力をカウンタのクリアに入れればOKです。回路図は下の通りです。




  5. 上と同様に考えてみると、２進数で12は1100ですから、上二桁を同じくANDゲートを使って検出し、クリアをかければOKです。回路図を下に示します。




  6. ここでは10進カウンタが1つのパッケージに2つ入っていて便利な74390を使うことにします。基本的には上の問題で使用したカウンタと同じですが、このICは２進カウンタと５進カウンタに分かれていて、10進カウンタとして使うには、QA出力をCKBにつながなければなりません。さて、60進カウンタですが、要するに10進カウンタ出力の最上位ビットを、６進カウンタのクロック入力につなげばOKです。なぜならカウンタはクロックの立ち下がりでカウントするため、10進カウンタの出力の最上位ビットをつないでおけば、カウンタがクリアされる瞬間（9→0）、同時に上位桁がカウントアップするからです。回路図は下記の通りです。







演習問題に戻る